mosfet dynamics

%23%20%2F%2F%2F%20script%0A%23%20requires-python%20%3D%20%22%3E%3D3.11%22%0A%23%20dependencies%20%3D%20%5B%0A%23%20%20%20%20%20%22marimo%22%2C%0A%23%20%20%20%20%20%22numpy%3D%3D2.4.1%22%2C%0A%23%20%20%20%20%20%22matplotlib%3D%3D3.10.8%22%2C%0A%23%20%5D%0A%23%20%2F%2F%2F%0A%0Aimport%20marimo%0A%0A__generated_with%20%3D%20%220.21.1%22%0Aapp%20%3D%20marimo.App(width%3D%22medium%22)%0A%0A%0A%40app.cell%0Adef%20_()%3A%0A%20%20%20%20import%20marimo%20as%20mo%0A%20%20%20%20import%20numpy%20as%20np%0A%20%20%20%20import%20matplotlib.pyplot%20as%20plt%0A%20%20%20%20from%20pathlib%20import%20Path%0A%0A%20%20%20%20try%3A%0A%20%20%20%20%20%20%20%20_test%20%3D%20Path(__file__).parent%20%2F%20%22images%22%0A%20%20%20%20%20%20%20%20if%20_test.exists()%3A%0A%20%20%20%20%20%20%20%20%20%20%20%20ASSET_DIR%20%3D%20Path(__file__).parent%0A%20%20%20%20%20%20%20%20else%3A%0A%20%20%20%20%20%20%20%20%20%20%20%20raise%20FileNotFoundError%0A%20%20%20%20except%20Exception%3A%0A%20%20%20%20%20%20%20%20ASSET_DIR%20%3D%20None%0A%20%20%20%20IMAGE_BASE%20%3D%20%22https%3A%2F%2Fjoyce-poon.github.io%2FECE350%2Fmosfet-ac%2Fimages%22%20if%20ASSET_DIR%20is%20None%20else%20str(ASSET_DIR%20%2F%20%22images%22)%0A%0A%20%20%20%20mo.md(r%22%22%22%0A%20%20%20%20%23%20MOSFET%20Dynamics%2C%20Small-Signal%20Model%0A%20%20%20%20**ECE350%3A%20Lecture%2035**%0A%0A%20%20%20%20Hu%2C%20Chapter%207%0A%0A%20%20%20%20This%20notebook%20covers%20the%20dynamic%20behavior%20of%20MOSFETs%20in%20both%20digital%20and%20analog%20applications.%0A%0A%20%20%20%20**Contents%3A**%0A%0A%20%20%20%201.%20**Digital%20Switching%20Speed**%3A%20inverter%20delay%20and%20%24I_%7BDsat%7D%24%20(%24I_%7Bon%7D%24)%0A%20%20%20%202.%20**Power%20Dissipation**%3A%20dynamic%20and%20static%20power%0A%20%20%20%203.%20**Small-Signal%20Model**%3A%20transconductance%2C%20output%20conductance%2C%20and%20cut-off%20frequency%20%24f_T%24%0A%20%20%20%20%22%22%22)%0A%20%20%20%20return%20IMAGE_BASE%2C%20mo%2C%20np%2C%20plt%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(IMAGE_BASE%2C%20mo)%3A%0A%20%20%20%20_img_circuit%20%3D%20mo.image(f%22%7BIMAGE_BASE%7D%2Fswitch-chain-circuit.png%22%2C%20width%3D500)%0A%20%20%20%20_img_delay%20%3D%20mo.image(f%22%7BIMAGE_BASE%7D%2Fswitch-prop-delay.png%22%2C%20width%3D500)%0A%0A%20%20%20%20_text_intro%20%3D%20mo.md(r%22%22%22%0A%20%20%20%20%23%23%201.%20Digital%20Switching%20Speed%20and%20%24I_%7BDsat%7D%24%20(%24I_%7Bon%7D%24)%0A%0A%20%20%20%20Consider%20a%20**chain%20of%20CMOS%20inverters**%20below.%20Each%20inverter%20consists%20of%20a%20PFET%20(pull-up)%20and%20NFET%20(pull-down).%20The%20capacitance%20%24C%24%20of%20the%20next%20stage%20must%20be%20charged%20or%20discharged%20through%20the%20on-transistor%20when%20the%20input%20switches.%20Here%2C%20%24C%24%20is%20the%20total%20capacitance%20at%20the%20gate%20of%20the%20next%20stage%20(including%20the%20interconnect)%2C%20not%20the%20per%20unit%20area%20capacitance.%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20_text_deriv%20%3D%20mo.md(r%22%22%22%0A%20%20%20%20When%20%24V_1%24%20turns%20on%20(goes%20high)%2C%20the%20NFET%20at%20stage%20%E2%91%A0%20conducts%20and%20discharges%20node%20%E2%91%A1.%20The%20charge%20on%20the%20gate%20capacitance%20at%20%E2%91%A1%20decays%20exponentially%3A%0A%0A%20%20%20%20%24%24Q_%7Bgate%7D%20%3D%20C%20V_%7BDD%7D%5C%2C%20e%5E%7B-t%2F%5Ctau%7D%24%24%0A%0A%20%20%20%20Differentiating%3A%0A%0A%20%20%20%20%24%24%5Cfrac%7BdQ_%7Bgate%7D%7D%7Bdt%7D%20%3D%20-%5Cfrac%7BC%20V_%7BDD%7D%7D%7B%5Ctau%7D%5C%2C%20e%5E%7B-t%2F%5Ctau%7D%20%3D%20-%5Cfrac%7BQ_%7Bgate%7D%7D%7B%5Ctau%7D%24%24%0A%0A%20%20%20%20The%20gate%20current%20at%20%E2%91%A1%20%24%5Cfrac%7BdQ_%7Bgate%7D%7D%7Bdt%7D%20%3D%20I_%7Bgate%7D%20%20%5Capprox%20I_%7BDsat%7D%24.%0A%0A%20%20%20%20%23%23%23%20Propagation%20Delay%0A%0A%20%20%20%20The%20time%20constant%20for%20%24Q_%7Bgate%7D%24%20to%20reach%20%24C%20V_%7BDD%7D%2F2%24%20is%20roughly%3A%0A%0A%20%20%20%20%24%24%5Cboxed%7B%5Ctau%20%5Csim%20%5Cfrac%7BC%20V_%7BDD%7D%7D%7B2%20I_%7Bon%7D%7D%7D%20%5Cqquad%20%5Ctext%7Bwhere%20%7D%20I_%7Bon%7D%20%3D%20I_%7BDsat%7D%24%24%0A%0A%20%20%20%20More%20accurately%2C%20as%20the%20NFET%20at%20%E2%91%A0%20conducts%2C%20the%20PFET%20also%20has%20to%20turn%20off.%20Accounting%20for%20both%20transitions%3A%0A%0A%20%20%20%20%24%24%5Ctau%20%5Csim%20%5Cfrac%7B1%7D%7B2%7D%5Cleft%5B%5Cfrac%7BC%20V_%7BDD%7D%7D%7B2%20I_%7Bon%2CNFET%7D%7D%20%2B%20%5Cfrac%7BC%20V_%7BDD%7D%7D%7B2%20I_%7Bon%2CPFET%7D%7D%5Cright%5D%24%24%0A%0A%20%20%20%20**Higher%20%24I_%7Bon%7D%24%20leads%20to%20shorter%20delay.%20Higher%20%24I_%7BDsat%7D%24%20is%20preferred%20for%20high-speed%20digital%20switching!**%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20mo.vstack(%5B%0A%20%20%20%20%20%20%20%20_text_intro%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5B_img_circuit%5D%2C%20justify%3D%22center%22)%2C%0A%20%20%20%20%20%20%20%20_text_deriv%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5B_img_delay%5D%2C%20justify%3D%22center%22)%2C%0A%20%20%20%20%5D)%0A%20%20%20%20return%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(mo)%3A%0A%20%20%20%20Vdd_slider%20%3D%20mo.ui.slider(start%3D0.5%2C%20stop%3D1.8%2C%20value%3D1.0%2C%20step%3D0.1%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24V_%7BDD%7D%24%20(V)%22)%0A%20%20%20%20Cgate_slider%20%3D%20mo.ui.slider(start%3D0.1%2C%20stop%3D5.0%2C%20value%3D1.0%2C%20step%3D0.1%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24C%24%20(fF)%22)%0A%20%20%20%20Ion_slider%20%3D%20mo.ui.slider(start%3D50%2C%20stop%3D1000%2C%20value%3D300%2C%20step%3D50%2C%20label%3Dr%22%24I_%7Bon%7D%24%20(%C2%B5A)%22)%0A%20%20%20%20return%20Cgate_slider%2C%20Ion_slider%2C%20Vdd_slider%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(Cgate_slider%2C%20Ion_slider%2C%20Vdd_slider%2C%20mo%2C%20np%2C%20plt)%3A%0A%20%20%20%20_Vdd%20%3D%20Vdd_slider.value%0A%20%20%20%20_Cgate%20%3D%20Cgate_slider.value%20*%201e-15%0A%20%20%20%20_Ion%20%3D%20Ion_slider.value%20*%201e-6%0A%20%20%20%20_tau%20%3D%20_Cgate%20*%20_Vdd%20%2F%20(2%20*%20_Ion)%0A%20%20%20%20_tau_ps%20%3D%20_tau%20*%201e12%0A%0A%20%20%20%20_t%20%3D%20np.linspace(0%2C%205%20*%20_tau%2C%20500)%0A%0A%20%20%20%20_Vin_period%20%3D%2010%20*%20_tau%0A%20%20%20%20_Vin%20%3D%20_Vdd%20*%20((_t%20%25%20_Vin_period)%20%3C%20_Vin_period%20%2F%202).astype(float)%0A%0A%20%20%20%20_Vout%20%3D%20np.zeros_like(_t)%0A%20%20%20%20_vout_val%20%3D%20_Vdd%0A%20%20%20%20_dt%20%3D%20_t%5B1%5D%20-%20_t%5B0%5D%0A%20%20%20%20for%20_i%20in%20range(1%2C%20len(_t))%3A%0A%20%20%20%20%20%20%20%20if%20_Vin%5B_i%5D%20%3E%20_Vdd%20%2F%202%3A%0A%20%20%20%20%20%20%20%20%20%20%20%20_vout_val%20-%3D%20(_Ion%20%2F%20_Cgate)%20*%20_dt%20*%20max(0%2C%20_vout_val%20%2F%20_Vdd)%0A%20%20%20%20%20%20%20%20else%3A%0A%20%20%20%20%20%20%20%20%20%20%20%20_vout_val%20%2B%3D%20(_Ion%20%2F%20_Cgate)%20*%20_dt%20*%20max(0%2C%201%20-%20_vout_val%20%2F%20_Vdd)%0A%20%20%20%20%20%20%20%20_vout_val%20%3D%20np.clip(_vout_val%2C%200%2C%20_Vdd)%0A%20%20%20%20%20%20%20%20_Vout%5B_i%5D%20%3D%20_vout_val%0A%0A%20%20%20%20_fig%2C%20(_ax1%2C%20_ax2)%20%3D%20plt.subplots(1%2C%202%2C%20figsize%3D(13%2C%205))%0A%0A%20%20%20%20_ax1.plot(_t%20*%201e12%2C%20_Vin%2C%20'b-'%2C%20lw%3D2%2C%20label%3D'%24V_%7Bin%7D%24')%0A%20%20%20%20_ax1.plot(_t%20*%201e12%2C%20_Vout%2C%20'r-'%2C%20lw%3D2.5%2C%20label%3D'%24V_%7Bout%7D%24')%0A%20%20%20%20_ax1.axhline(_Vdd%20%2F%202%2C%20color%3D'gray'%2C%20ls%3D'--'%2C%20lw%3D1%2C%20alpha%3D0.5)%0A%20%20%20%20_ax1.set_xlabel('Time%20(ps)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax1.set_ylabel('Voltage%20(V)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax1.set_title('Inverter%20Switching%20Waveforms'%2C%20fontsize%3D16%2C%20fontweight%3D'bold')%0A%20%20%20%20_ax1.legend(fontsize%3D14)%0A%20%20%20%20_ax1.tick_params(labelsize%3D14)%0A%20%20%20%20_ax1.set_ylim(-0.1%20*%20_Vdd%2C%201.3%20*%20_Vdd)%0A%20%20%20%20for%20_sp%20in%20%5B'top'%2C%20'right'%5D%3A%0A%20%20%20%20%20%20%20%20_ax1.spines%5B_sp%5D.set_visible(False)%0A%0A%20%20%20%20_ion_arr%20%3D%20np.linspace(50e-6%2C%201000e-6%2C%20200)%0A%20%20%20%20_tau_arr%20%3D%20_Cgate%20*%20_Vdd%20%2F%20(2%20*%20_ion_arr)%20*%201e12%0A%20%20%20%20_ax2.plot(_ion_arr%20*%201e6%2C%20_tau_arr%2C%20'b-'%2C%20lw%3D2.5)%0A%20%20%20%20_ax2.plot(_Ion%20*%201e6%2C%20_tau_ps%2C%20'ro'%2C%20markersize%3D10%2C%20zorder%3D5)%0A%20%20%20%20_ax2.set_xlabel('%24I_%7Bon%7D%24%20(%C2%B5A)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax2.set_ylabel(r'Delay%20%24%5Ctau%24%20(ps)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax2.set_title(r'Switching%20Delay%20vs.%20%24I_%7Bon%7D%24'%2C%20fontsize%3D16%2C%20fontweight%3D'bold')%0A%20%20%20%20_ax2.tick_params(labelsize%3D14)%0A%20%20%20%20_ax2.annotate(f'%CF%84%20%3D%20%7B_tau_ps%3A.1f%7D%20ps'%2C%20xy%3D(_Ion%20*%201e6%2C%20_tau_ps)%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20xytext%3D(_Ion%20*%201e6%20%2B%20100%2C%20_tau_ps%20%2B%201)%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20fontsize%3D14%2C%20arrowprops%3Ddict(arrowstyle%3D'-%3E'%2C%20lw%3D1.5))%0A%20%20%20%20for%20_sp%20in%20%5B'top'%2C%20'right'%5D%3A%0A%20%20%20%20%20%20%20%20_ax2.spines%5B_sp%5D.set_visible(False)%0A%0A%20%20%20%20plt.tight_layout()%0A%20%20%20%20plt.close(_fig)%0A%0A%20%20%20%20_info%20%3D%20mo.md(rf%22%22%22%0A%20%20%20%20**Delay%3A**%20%24%5Ctau%20%3D%20C%20V_%7B%7BDD%7D%7D%20%2F%20(2%5C%2CI_%7B%7Bon%7D%7D)%24%20%3D%20%7B_tau_ps%3A.1f%7D%20ps%0A%0A%20%20%20%20%24C%24%20%3D%20%7BCgate_slider.value%7D%20fF%2C%20%24V_%7B%7BDD%7D%7D%24%20%3D%20%7B_Vdd%7D%20V%2C%20%24I_%7B%7Bon%7D%7D%24%20%3D%20%7BIon_slider.value%7D%20%C2%B5A%0A%0A%20%20%20%20Faster%20switching%20requires%3A%20higher%20%24I_%7B%7Bon%7D%7D%24%2C%20lower%20%24C%24%2C%20lower%20%24V_%7B%7BDD%7D%7D%24%20(but%20%24V_%7B%7BDD%7D%7D%24%20also%20affects%20noise%20margin).%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20mo.vstack(%5B%0A%20%20%20%20%20%20%20%20mo.md(%22%23%23%23%20Inverter%20Delay%20Parameters%22)%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5BVdd_slider%2C%20Cgate_slider%2C%20Ion_slider%5D%2C%20justify%3D%22start%22)%2C%0A%20%20%20%20%20%20%20%20mo.as_html(_fig)%2C%0A%20%20%20%20%20%20%20%20_info%2C%0A%20%20%20%20%5D)%0A%20%20%20%20return%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(IMAGE_BASE%2C%20mo)%3A%0A%20%20%20%20_img%20%3D%20mo.image(f%22%7BIMAGE_BASE%7D%2FCMOS-switch.png%22%2C%20width%3D500)%0A%0A%20%20%20%20_text%20%3D%20mo.md(r%22%22%22%0A%20%20%20%20%23%23%202.%20Power%20Dissipation%0A%0A%20%20%20%20Charge%20transferred%20to%20load%20at%20%24V_%7Bout%7D%24%3A%20%24Q%20%3D%20C%20V_%7BDD%7D%24%0A%0A%20%20%20%20Rate%20of%20charge%20transfer%3A%20%24I%20%3D%20dQ%2Fdt%20%3D%20C%20V_%7BDD%7D%20f%24%0A%0A%20%20%20%20Activity%20factor%20(transistor%20is%20not%20used%20all%20the%20time)%2C%20%24k%24%3A%20%24k%20C%20V_%7BDD%7D%20f%24%2C%20where%20%24k%20%3C%201%24%0A%0A%20%20%20%20-%20**Dynamic%20power%3A**%20%24P_%7Bdynamic%7D%20%3D%20V_%7BDD%7D%20%5Ccdot%20I%20%3D%20k%20C%20V_%7BDD%7D%5E2%20f%24%0A%20%20%20%20-%20**Static%20(leakage)%20power%3A**%20%24P_%7Bstatic%7D%20%3D%20V_%7BDD%7D%20%5Ccdot%20I_%7Boff%7D%24%2C%20where%20%24I_%7Boff%7D%24%20%3D%20sub-threshold%20current%0A%0A%20%20%20%20%24%24P_%7Btotal%7D%20%3D%20P_%7Bdynamic%7D%20%2B%20P_%7Bstatic%7D%20%3D%20k%20C%20V_%7BDD%7D%5E2%20f%20%2B%20V_%7BDD%7D%20I_%7Boff%7D%24%24%0A%0A%20%20%20%20**Low%20power**%20%24%5CRightarrow%24%20low%20leakage%20(subthreshold)%20current%2C%20low%20%24V_%7BDD%7D%24%2C%20low%20load%20capacitance%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20mo.vstack(%5B%0A%20%20%20%20%20%20%20%20_text%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5B_img%5D%2C%20justify%3D%22center%22)%2C%0A%20%20%20%20%5D)%0A%20%20%20%20return%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(mo)%3A%0A%20%20%20%20Vdd_p_slider%20%3D%20mo.ui.slider(start%3D0.3%2C%20stop%3D1.2%2C%20value%3D0.7%2C%20step%3D0.1%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24V_%7BDD%7D%24%20(V)%22)%0A%20%20%20%20Cgate2_slider%20%3D%20mo.ui.slider(start%3D0.05%2C%20stop%3D1%2C%20value%3D.5%2C%20step%3D0.05%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24C%24%20(fF)%22)%0A%20%20%20%20freq_slider%20%3D%20mo.ui.slider(start%3D0.1%2C%20stop%3D5.0%2C%20value%3D2.0%2C%20step%3D0.1%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24f%24%20(GHz)%22)%0A%20%20%20%20Ioff_slider%20%3D%20mo.ui.slider(start%3D-2.0%2C%20stop%3D2.0%2C%20value%3D0.0%2C%20step%3D0.5%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24%5Clog_%7B10%7D(I_%7Boff%7D%2F%5Ctext%7BnA%7D)%24%22)%0A%20%20%20%20k_slider%20%3D%20mo.ui.slider(start%3D0.01%2C%20stop%3D1%2C%20value%3D0.1%2C%20step%3D0.01%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24k%24%20(activity%20factor)%22)%0A%20%20%20%20numgates_slider%20%3D%20mo.ui.slider(start%3D1%2C%20stop%3D300%2C%20value%3D20%2C%20step%3D1%2C%20label%3Dr%22Number%20of%20transistors%20(B)%22)%0A%20%20%20%20return%20(%0A%20%20%20%20%20%20%20%20Cgate2_slider%2C%0A%20%20%20%20%20%20%20%20Ioff_slider%2C%0A%20%20%20%20%20%20%20%20Vdd_p_slider%2C%0A%20%20%20%20%20%20%20%20freq_slider%2C%0A%20%20%20%20%20%20%20%20k_slider%2C%0A%20%20%20%20%20%20%20%20numgates_slider%2C%0A%20%20%20%20)%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(%0A%20%20%20%20Cgate2_slider%2C%0A%20%20%20%20Ioff_slider%2C%0A%20%20%20%20Vdd_p_slider%2C%0A%20%20%20%20freq_slider%2C%0A%20%20%20%20k_slider%2C%0A%20%20%20%20mo%2C%0A%20%20%20%20np%2C%0A%20%20%20%20numgates_slider%2C%0A%20%20%20%20plt%2C%0A)%3A%0A%20%20%20%20_Vdd%20%3D%20Vdd_p_slider.value%0A%20%20%20%20_f%20%3D%20freq_slider.value%20*%201e9%0A%20%20%20%20_Ioff%20%3D%2010%20**%20Ioff_slider.value%20*%201e-9%0A%20%20%20%20_Cgate%20%3D%20Cgate2_slider.value%20*%201e-15%0A%20%20%20%20_k%20%3D%20k_slider.value%0A%20%20%20%20_N_gates%20%3D%20numgates_slider.value%20*%201e9%0A%0A%20%20%20%20_P_dyn%20%3D%20_k%20*%20_Cgate%20*%20_Vdd**2%20*%20_f%20*%20_N_gates%0A%20%20%20%20_P_stat%20%3D%20_Vdd%20*%20_Ioff%20*%20_N_gates%0A%20%20%20%20_P_total%20%3D%20_P_dyn%20%2B%20_P_stat%0A%0A%20%20%20%20_fig%2C%20(_ax1%2C%20_ax2)%20%3D%20plt.subplots(1%2C%202%2C%20figsize%3D(13%2C%205.5))%0A%0A%20%20%20%20_bars%20%3D%20_ax1.bar(%5B'Dynamic'%2C%20'Static'%2C%20'Total'%5D%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%5B_P_dyn%2C%20_P_stat%2C%20_P_total%5D%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20color%3D%5B'%234CAF50'%2C%20'%23FF5722'%2C%20'%232196F3'%5D%2C%20edgecolor%3D'black'%2C%20lw%3D1.5)%0A%20%20%20%20_ax1.set_ylabel('Power%20(W)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax1.set_title(f'Power%20Breakdown%20(%7B_N_gates%2F1e9%3A.0f%7DB%20gates)'%2C%20fontsize%3D16%2C%20fontweight%3D'bold')%0A%20%20%20%20_ax1.tick_params(labelsize%3D14)%0A%20%20%20%20for%20_bar%2C%20_val%20in%20zip(_bars%2C%20%5B_P_dyn%2C%20_P_stat%2C%20_P_total%5D)%3A%0A%20%20%20%20%20%20%20%20_ax1.text(_bar.get_x()%20%2B%20_bar.get_width()%20%2F%202%2C%20_bar.get_height()%20%2B%20_P_total%20*%200.02%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20f'%7B_val%3A.2f%7D%20W'%2C%20ha%3D'center'%2C%20fontsize%3D13%2C%20fontweight%3D'bold')%0A%20%20%20%20for%20_sp%20in%20%5B'top'%2C%20'right'%5D%3A%0A%20%20%20%20%20%20%20%20_ax1.spines%5B_sp%5D.set_visible(False)%0A%0A%20%20%20%20_vdd_arr%20%3D%20np.linspace(0.3%2C%201.8%2C%20200)%0A%20%20%20%20_pdyn_arr%20%3D%20_k%20*%20_Cgate%20*%20_vdd_arr**2%20*%20_f%20*%20_N_gates%0A%20%20%20%20_pstat_arr%20%3D%20_vdd_arr%20*%20_Ioff%20*%20_N_gates%0A%20%20%20%20_ax2.plot(_vdd_arr%2C%20_pdyn_arr%2C%20'g-'%2C%20lw%3D2.5%2C%20label%3Dr'%24P_%7Bdynamic%7D%20%5Cpropto%20V_%7BDD%7D%5E2%24')%0A%20%20%20%20_ax2.plot(_vdd_arr%2C%20_pstat_arr%2C%20'r-'%2C%20lw%3D2.5%2C%20label%3Dr'%24P_%7Bstatic%7D%20%5Cpropto%20V_%7BDD%7D%24')%0A%20%20%20%20_ax2.plot(_vdd_arr%2C%20_pdyn_arr%20%2B%20_pstat_arr%2C%20'b--'%2C%20lw%3D2%2C%20label%3D'%24P_%7Btotal%7D%24')%0A%20%20%20%20_ax2.axvline(_Vdd%2C%20color%3D'gray'%2C%20ls%3D'%3A'%2C%20lw%3D1.5%2C%20alpha%3D0.7)%0A%20%20%20%20_ax2.set_xlabel('%24V_%7BDD%7D%24%20(V)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax2.set_ylabel('Power%20(W)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax2.set_title('Power%20vs.%20Supply%20Voltage'%2C%20fontsize%3D16%2C%20fontweight%3D'bold')%0A%20%20%20%20_ax2.legend(fontsize%3D12)%0A%20%20%20%20_ax2.tick_params(labelsize%3D14)%0A%20%20%20%20for%20_sp%20in%20%5B'top'%2C%20'right'%5D%3A%0A%20%20%20%20%20%20%20%20_ax2.spines%5B_sp%5D.set_visible(False)%0A%0A%20%20%20%20plt.tight_layout()%0A%20%20%20%20plt.close(_fig)%0A%0A%20%20%20%20_power_table%20%3D%20mo.md(rf%22%22%22%0A%20%20%20%20%7C%20Component%20%7C%20Value%20%7C%0A%20%20%20%20%7C%3A-----------%7C%3A-------%3A%7C%0A%20%20%20%20%7C%20%24P_%7B%7Bdynamic%7D%7D%24%20%7C%20%7B_P_dyn%3A.0f%7D%20W%20%7C%0A%20%20%20%20%7C%20%24P_%7B%7Bstatic%7D%7D%24%20%7C%20%7B_P_stat%3A.0f%7D%20W%20%7C%0A%20%20%20%20%7C%20**%24P_%7B%7Btotal%7D%7D%24**%20%7C%20**%7B_P_total%3A.0f%7D%20W**%20%7C%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20_param_table%20%3D%20mo.md(rf%22%22%22%0A%20%20%20%20%7C%20Parameter%20%7C%20Value%20%7C%0A%20%20%20%20%7C%3A----------%7C%3A-----%3A%7C%0A%20%20%20%20%7C%20%24V_%7B%7BDD%7D%7D%24%20%7C%20%7B_Vdd%7D%20V%20%7C%0A%20%20%20%20%7C%20%24f%24%20%7C%20%7B_f%2F1e9%3A.1f%7D%20GHz%20%7C%0A%20%20%20%20%7C%20%24C%24%20%7C%20%7B_Cgate%2F1e-15%3A.2f%7D%20fF%20%7C%0A%20%20%20%20%7C%20%24k%24%20(activity%20factor)%20%7C%20%7B_k%7D%20%7C%0A%20%20%20%20%7C%20%24I_%7B%7Boff%7D%7D%24%20%7C%20%7B_Ioff%2F1e-9%3A.1e%7D%20nA%20%7C%0A%20%20%20%20%7C%20Number%20of%20transistors%20%7C%20%7B_N_gates%2F1e9%3A.0f%7D%20B%20%7C%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20_comparison%20%3D%20mo.md(r%22%22%22%0A%0A%20%20%20%20%23%23%20Comparison%20Table%0A%0A%0A%20%20%20%20%7C%20Group%20%7C%20Processor%20%7C%20Category%20%7C%20Transistors%20%7C%20Clock%20(Base%2FBoost)%20%7C%20Power%20%7C%0A%20%20%20%20%7C%20%3A---%20%7C%20%3A---%20%7C%20%3A---%20%7C%20%3A---%20%7C%20%3A---%20%7C%20%3A---%20%7C%0A%20%20%20%20%7C%20**NVIDIA**%20%7C%20B200%20%7C%20Data%20Center%20GPU%20%7C%20208B%20%7C%20est.%20~2%20GHz%20%7C%201000W%20%7C%0A%20%20%20%20%7C%20**NVIDIA**%20%7C%20RTX%206000%20Pro%20%7C%20Professional%20GPU%20%7C%2092.2B%20%7C%20~2%20GHz%20%7C%20600W%20%7C%0A%20%20%20%20%7C%20**NVIDIA**%20%7C%20RTX%205060%20%7C%20Gaming%20GPU%20%7C%2021.9B%20%7C%202.28%20%2F%202.50%20GHz%20%7C%20145W%20%7C%0A%20%20%20%20%7C%20**AMD**%20%7C%20EPYC%209654%20%7C%20Server%20CPU%20%7C%2090B%20%7C%202.40%20%2F%203.70%20GHz%20%7C%20360W%20(320-400W%20TDP)%7C%0A%20%20%20%20%7C%20**AMD**%20%7C%20Ryzen%209%209950X%20%7C%20Desktop%20CPU%20%7C%20est.%2020.6B%20%7C%204.30%20%2F%205.70%20GHz%20%7C%20170W%20(230W%20Max%20PPT)%20%7C%0A%20%20%20%20%7C%20**AMD**%20%7C%20Ryzen%207%209800X3D%20%7C%20Gaming%20CPU%20%7C%20est.%2016.5B%20%7C%204.70%20%2F%205.20%20GHz%20%7C%20120W%20(162W%20Max%20PPT)%20%7C%0A%20%20%20%20%7C%20**Intel**%20%7C%20Xeon%208592%2B%20%7C%20Server%20CPU%20%7C%20est.%2061B%20%7C%201.90%20%2F%203.90%20GHz%20%7C%20350W%20%7C%0A%20%20%20%20%7C%20**Intel**%20%7C%20Core%20Ultra%209%20285K%7C%20Desktop%20CPU%20%7C%2017.8B%20%7C%203.70%20%2F%205.70%20GHz%20%7C%20125W%20(250W%20max%20turbo)%20%7C%0A%20%20%20%20%7C%20**Apple**%20%7C%20M3%20Ultra%20%7C%20Workstation%20SoC%20%7C%20184B%20%7C%20est.%202.75%20%2F%204.05%20GHz%3F%20%7C%20140W%3F%20%7C%0A%20%20%20%20%7C%20**Apple**%20%7C%20M4%20Max%20%7C%20Laptop%20SoC%20%7C%2095B%20%7C%20est.%202.59%20%2F%204.51%20GHz%20%7C%2095W%3F%20%7C%0A%20%20%20%20%7C%20**Apple**%20%7C%20M4%20%7C%20Mobile%20SoC%20%7C%2028B%20%7C%20est.%202.89%20%2F%204.51%20GHz%20%7C%2024W%3F%20%7C%0A%0A%20%20%20%20%23%23%23%20Technical%20Context%20%26%20Definitions%0A%0A%20%20%20%20%23%23%23%23%201.%20TDP%20vs.%20TGP%20vs.%20PPT%0A%20%20%20%20*%20**TDP%20(Thermal%20Design%20Power)%3A**%20Used%20primarily%20by%20Intel%20and%20AMD%20for%20CPUs.%20It%20represents%20the%20cooling%20required%20for%20the%20chip%20at%20base%20clock%20speeds.%0A%20%20%20%20*%20**Max%20Turbo%20Power%20%2F%20PPT%20(Package%20Power%20Tracking)%3A**%20The%20actual%20power%20draw%20of%20a%20CPU%20under%20heavy%20load.%20For%20example%2C%20an%20Intel%20chip%20with%20a%20125W%20TDP%20can%20pull%20**250W**%20during%20intensive%20tasks.%0A%20%20%20%20*%20**TGP%2FTBP%20(Total%20Graphics%2FBoard%20Power)%3A**%20Used%20by%20NVIDIA.%20This%20includes%20the%20power%20for%20the%20GPU%20die%2C%20memory%2C%20and%20voltage%20regulation.%0A%0A%20%20%20%20%23%23%23%23%202.%20Architectural%20Differences%0A%20%20%20%20*%20**GPU%20Density%3A**%20GPUs%20pack%20more%20transistors%20into%20a%20specific%20area%20compared%20to%20CPUs.%20They%20use%20many%20small%2C%20identical%20cores%20(CUDA%2FTensor%20cores)%20optimized%20for%20parallel%20math.%0A%20%20%20%20*%20**Unified%20Memory%20(Apple%20Silicon)%3A**%20Apple's%20M-series%20chips%20include%20the%20CPU%2C%20GPU%2C%20and%20Neural%20Engine%20on%20a%20single%20die%20or%20interconnected%20package.%20This%20is%20referred%20to%20as%20system-on-chip%20(SoC).%20This%20is%20why%20their%20transistor%20counts%20are%20much%20higher%20than%20standalone%20desktop%20CPUs.%20Apple%20does%20not%20provide%20details%20on%20their%20chips.%20The%20numbers%20in%20the%20table%20are%20best%20estimates.%0A%20%20%20%20*%20**Chiplet%20Design%3A**%20Modern%20high-end%20chips%20(AMD%20EPYC%2C%20Ryzen%2C%20and%20Intel%20Core%20Ultra)%20are%20made%20of%20multiple%20smaller%20pieces%20of%20silicon%20(dies)%20connected%20inside%20one%20package.%20The%20transistor%20count%20provided%20above%20is%20the%20total%20package%20sum.%0A%0A%20%20%20%20%23%23%23Observation%0A%0A%20%20%20%20To%20match%20the%20computed%20power%20consumption%20with%20the%20actual%20values%2C%20the%20activity%20factor%20is%20very%20low%20(1%20to%203%25).%20Most%20transistors%20are%20dedicated%20to%20memory%2C%20control%20logic%2C%20or%20idle%20blocks%2C%20and%20modern%20chips%20turn%20off%20parts%20of%20the%20chip%20that%20are%20not%20in%20use%20(power%20gating%2C%20clock%20gating).%20Only%20a%20small%20fraction%20of%20the%20transistors%20contribute%20to%20the%20effective%20switched%20capacitance%20at%20any%20moment!%0A%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20mo.vstack(%5B%0A%20%20%20%20%20%20%20%20mo.md(%22%23%23%23%20Power%20Dissipation%20Estimate%22)%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5BVdd_p_slider%2C%20Cgate2_slider%2C%20freq_slider%5D%2C%20justify%3D%22start%22)%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5Bk_slider%2C%20Ioff_slider%2C%20numgates_slider%5D%2C%20justify%3D%22start%22)%2C%0A%20%20%20%20%20%20%20%20mo.as_html(_fig)%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5B_power_table%2C%20_param_table%5D%2C%20justify%3D%22start%22%2C%20widths%3D%5B0.4%2C%200.6%5D)%2C%0A%20%20%20%20%20%20%20%20_comparison%2C%0A%20%20%20%20%5D)%0A%20%20%20%20return%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(IMAGE_BASE%2C%20mo)%3A%0A%20%20%20%20_img1%20%3D%20mo.image(f%22%7BIMAGE_BASE%7D%2Fsmall_signal_blackbox.png%22%2C%20width%3D400)%0A%0A%20%20%20%20_text_blackbox%20%3D%20mo.md(r%22%22%22%0A%20%20%20%20%23%23%203.%20Analog%20Small-Signal%20High-Frequency%20Response%0A%0A%20%20%20%20Consider%20the%20MOSFET%20as%20a%20black-box%20three-terminal%20device%20with%20DC%20bias%20plus%20small%20AC%20signals%3A%0A%0A%20%20%20%20%24%24I_%7Bds%7D%20%3D%20I_%7Bds%2CDC%7D(V_%7Bgs%2CDC%7D%2C%20V_%7Bds%2CDC%7D)%20%2B%20i_%7Bds%7D(t)%24%24%0A%0A%20%20%20%20%24%24V_%7Bds%7D%20%3D%20V_%7Bds%2CDC%7D%20%2B%20v_%7Bds%7D(t)%20%5Cqquad%20V_%7Bgs%7D%20%3D%20V_%7Bgs%2CDC%7D%20%2B%20v_%7Bgs%7D(t)%24%24%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20_text_ss%20%3D%20mo.md(r%22%22%22%0A%20%20%20%20%23%23%23%20Small-Signal%20Model%0A%0A%20%20%20%20The%20small-signal%20drain%20current%20is%20obtained%20by%20Taylor%20expansion%20about%20the%20DC%20operating%20point%3A%0A%0A%20%20%20%20%24%24i_%7Bds%7D%20%3D%20I_%7Bds%7D%20-%20I_%7Bds%2CDC%7D%20%3D%20v_%7Bds%7D%5Cfrac%7B%5Cpartial%20I_%7Bds%7D%7D%7B%5Cpartial%20V_%7Bds%7D%7D%5Cbigg%7C_%7BDC%7D%20%2B%20v_%7Bgs%7D%5Cfrac%7B%5Cpartial%20I_%7Bds%7D%7D%7B%5Cpartial%20V_%7Bgs%7D%7D%5Cbigg%7C_%7BDC%7D%24%24%0A%0A%20%20%20%20This%20defines%20the%20two%20key%20small-signal%20parameters%3A%0A%0A%20%20%20%20-%20%24g_d%20%3D%20%5Cdfrac%7B%5Cpartial%20I_%7Bds%7D%7D%7B%5Cpartial%20V_%7Bds%7D%7D%5Cbigg%7C_%7BDC%7D%24%3A%20**output%20conductance**%0A%20%20%20%20-%20%24g_m%20%3D%20%5Cdfrac%7B%5Cpartial%20I_%7Bds%7D%7D%7B%5Cpartial%20V_%7Bgs%7D%7D%5Cbigg%7C_%7BDC%7D%24%3A%20**transconductance**%0A%0A%20%20%20%20%24%24%5Cboxed%7Bi_%7Bds%7D%20%3D%20g_d%20%5C%2C%20v_%7Bds%7D%20%2B%20g_m%20%5C%2C%20v_%7Bgs%7D%7D%24%24%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20mo.vstack(%5B%0A%20%20%20%20%20%20%20%20_text_blackbox%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5B_img1%5D%2C%20justify%3D%22center%22)%2C%0A%20%20%20%20%20%20%20%20_text_ss%2C%0A%20%20%20%20%5D)%0A%20%20%20%20return%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(IMAGE_BASE%2C%20mo)%3A%0A%20%20%20%20_img2%20%3D%20mo.image(f%22%7BIMAGE_BASE%7D%2Fsmall_signal_circuit.png%22%2C%20width%3D600)%0A%20%20%20%20_img3%20%3D%20mo.image(f%22%7BIMAGE_BASE%7D%2FfT-vs-CMOS-node.png%22%2C%20width%3D600)%0A%0A%20%20%20%20_text2_intro%20%3D%20mo.md(r%22%22%22%0A%20%20%20%20%23%23%23%20Small-Signal%20Circuit%20Model%20and%20%24f_T%24%0A%0A%20%20%20%20The%20MOSFET%20cross-section%20shows%20the%20intrinsic%20capacitances%20%24C_%7Bgs%7D%24%20and%20%24C_%7Bgd%7D%24%20between%20the%20gate%20and%20the%20source%2Fdrain%20regions.%20The%20equivalent%20circuit%20includes%3A%0A%0A%20%20%20%20-%20%24C_%7Bgs%7D%24%2C%20%24C_%7Bgd%7D%24%3A%20gate-source%20and%20gate-drain%20capacitances%0A%20%20%20%20-%20%24g_m%20v_%7Bgs%7D%24%3A%20voltage-controlled%20current%20source%0A%20%20%20%20-%20%241%2Fg_d%24%3A%20output%20resistance%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20_text2_nodes%20%3D%20mo.md(r%22%22%22%0A%20%20%20%20**Node%20analysis%20(at%20node%20%E2%91%A0%2C%20gate)%3A**%0A%0A%20%20%20%20%24%24i_%7Bin%7D%20%3D%20j%5Comega%20C_%7Bgd%7D(v_%7Bgs%7D%20-%20v_%7Bds%7D)%20%2B%20j%5Comega%20C_%7Bgs%7D%20v_%7Bgs%7D%24%24%0A%0A%20%20%20%20**Node%20analysis%20(at%20node%20%E2%91%A1%2C%20drain)%3A**%0A%0A%20%20%20%20%24%24i_%7Bds%7D%20%3D%20g_m%20v_%7Bgs%7D%20%2B%20g_d%20v_%7Bds%7D%20-%20j%5Comega%20C_%7Bgd%7D(v_%7Bgs%7D%20-%20v_%7Bds%7D)%24%24%0A%0A%20%20%20%20%23%23%23%20Deriving%20%24f_T%24%0A%0A%20%20%20%20Assume%20**saturation**%2C%20so%20%24g_d%20%3D%200%24%2C%20and%20short-circuit%20the%20output%20(%24v_%7Bds%7D%20%3D%200%24).%20Then%20%24i_%7Bds%7D%20%5Capprox%20g_m%20v_%7Bgs%7D%24%20and%20%24i_%7Bin%7D%20%5Capprox%20j%5Comega%20C_%7Bgs%7D%20v_%7Bgs%7D%24%20(neglecting%20%24C_%7Bgd%7D%24)%2C%20giving%3A%0A%0A%20%20%20%20%24%24%5Cleft%7C%5Cfrac%7Bi_%7Bds%7D%7D%7Bi_%7Bin%7D%7D%5Cright%7C%20%3D%20%5Cfrac%7Bg_m%7D%7B2%5Cpi%20f%20C_%7Bgs%7D%7D%24%24%0A%0A%20%20%20%20Define%20the%20**cut-off%20frequency**%20%24f_T%24%20as%20when%20%24%7Ci_%7Bds%7D%2Fi_%7Bin%7D%7C%20%3D%201%24%3A%0A%0A%20%20%20%20%24%24%5Cboxed%7Bf_T%20%3D%20%5Cfrac%7Bg_m%7D%7B2%5Cpi%20C_%7Bgs%7D%7D%7D%24%24%0A%0A%20%20%20%20Since%20%24C_%7Bgs%7D%20%5Capprox%20C_%7Boxe%7D%20W%20L%24%20and%20%24g_m%20%3D%20%5Cmu_%7Bns%7D%20C_%7Boxe%7D%20(W%2FL)(V_%7Bgs%2CDC%7D%20-%20V_t)%24%3A%0A%0A%20%20%20%20%24%24%5Cboxed%7Bf_T%20%3D%20%5Cfrac%7B%5Cmu_%7Bns%7D%7D%7B2%5Cpi%20L%5E2%7D(V_%7Bgs%2CDC%7D%20-%20V_t)%7D%24%24%0A%0A%20%20%20%20**%24f_T%24%20increases%20as%20%24L%24%20decreases**%20%E2%80%94%20scaling%20makes%20devices%20faster!%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20mo.vstack(%5B%0A%20%20%20%20%20%20%20%20_text2_intro%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5B_img2%5D%2C%20justify%3D%22center%22)%2C%0A%20%20%20%20%20%20%20%20_text2_nodes%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5Bmo.vstack(%5B_img3%2C%20mo.md(r%22*C.H.%20Jan%20et%20al.%20(Intel)%2C%20IEDM%2C%202010.*%22)%5D%2C%20align%3D%22center%22)%5D%2C%20justify%3D%22center%22)%2C%0A%20%20%20%20%5D)%0A%20%20%20%20return%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(mo)%3A%0A%20%20%20%20L_ft_slider%20%3D%20mo.ui.slider(start%3D0.02%2C%20stop%3D1.0%2C%20value%3D0.1%2C%20step%3D0.02%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24L%24%20(%C2%B5m)%22)%0A%20%20%20%20Vov_ft_slider%20%3D%20mo.ui.slider(start%3D0.1%2C%20stop%3D1.5%2C%20value%3D0.5%2C%20step%3D0.1%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24V_%7BGS%7D%20-%20V_t%24%20(V)%22)%0A%20%20%20%20mu_ft_slider%20%3D%20mo.ui.slider(start%3D100%2C%20stop%3D500%2C%20value%3D250%2C%20step%3D50%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20label%3Dr%22%24%5Cmu_%7Bns%7D%24%20(cm%C2%B2%2FVs)%22)%0A%20%20%20%20return%20L_ft_slider%2C%20Vov_ft_slider%2C%20mu_ft_slider%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(L_ft_slider%2C%20Vov_ft_slider%2C%20mo%2C%20mu_ft_slider%2C%20np%2C%20plt)%3A%0A%20%20%20%20_L_um%20%3D%20L_ft_slider.value%0A%20%20%20%20_L%20%3D%20_L_um%20*%201e-4%0A%20%20%20%20_Vov%20%3D%20Vov_ft_slider.value%0A%20%20%20%20_mu%20%3D%20mu_ft_slider.value%0A%0A%20%20%20%20_fT%20%3D%20_mu%20*%20_Vov%20%2F%20(2%20*%20np.pi%20*%20_L**2)%0A%20%20%20%20_fT_GHz%20%3D%20_fT%20%2F%201e9%0A%0A%20%20%20%20_fig%2C%20_ax%20%3D%20plt.subplots(figsize%3D(7%2C%205))%0A%0A%20%20%20%20_L_arr%20%3D%20np.linspace(0.02%2C%201.0%2C%20200)%0A%20%20%20%20_fT_arr%20%3D%20_mu%20*%20_Vov%20%2F%20(2%20*%20np.pi%20*%20(_L_arr%20*%201e-4)**2)%20%2F%201e9%0A%0A%20%20%20%20_ax.plot(_L_arr%2C%20_fT_arr%2C%20'b-'%2C%20lw%3D2.5)%0A%20%20%20%20_ax.plot(_L_um%2C%20_fT_GHz%2C%20'ro'%2C%20markersize%3D10%2C%20zorder%3D5)%0A%20%20%20%20_ax.set_xlabel('Channel%20Length%20%24L%24%20(%C2%B5m)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax.set_ylabel('%24f_T%24%20(GHz)'%2C%20fontsize%3D16)%0A%20%20%20%20_ax.set_title(r'Cut-off%20Frequency%20vs.%20Channel%20Length'%2C%20fontsize%3D16%2C%20fontweight%3D'bold')%0A%20%20%20%20_ax.set_yscale('log')%0A%20%20%20%20_ax.tick_params(labelsize%3D14)%0A%20%20%20%20_ax.annotate(f'%24f_T%24%20%3D%20%7B_fT_GHz%3A.0f%7D%20GHz'%2C%20xy%3D(_L_um%2C%20_fT_GHz)%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20xytext%3D(_L_um%20%2B%200.15%2C%20_fT_GHz%20*%201.5)%2C%0A%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20%20fontsize%3D14%2C%20arrowprops%3Ddict(arrowstyle%3D'-%3E'%2C%20lw%3D1.5))%0A%20%20%20%20for%20_sp%20in%20%5B'top'%2C%20'right'%5D%3A%0A%20%20%20%20%20%20%20%20_ax.spines%5B_sp%5D.set_visible(False)%0A%0A%20%20%20%20plt.tight_layout()%0A%20%20%20%20plt.close(_fig)%0A%0A%20%20%20%20_info%20%3D%20mo.md(rf%22%22%22%0A%20%20%20%20%24%24f_T%20%3D%20%5Cfrac%7B%7B%5Cmu_%7B%7Bns%7D%7D(V_%7B%7BGS%7D%7D%20-%20V_t)%7D%7D%7B%7B2%5Cpi%20L%5E2%7D%7D%20%3D%20%5Cfrac%7B%7B%7B_mu%7D%20%5Ctimes%20%7B_Vov%7D%7D%7D%7B%7B2%5Cpi%20%5Ctimes%20(%7B_L_um%7D%5Ctimes%2010%5E%7B%7B-4%7D%7D)%5E2%7D%7D%20%3D%20%7B_fT_GHz%3A.0f%7D%5C%3B%5Ctext%7B%7BGHz%7D%7D%24%24%0A%0A%20%20%20%20%24f_T%24%20increases%20when%3A%0A%20%20%20%20-%20%24L%24%20**decreases**%20(most%20powerful%20lever%20%E2%80%94%20%24f_T%20%5Cpropto%201%2FL%5E2%24)%0A%20%20%20%20-%20%24%5Cmu_%7B%7Bns%7D%7D%24%20increases%20(high-mobility%20channels)%0A%20%20%20%20-%20%24V_%7B%7BGS%7D%7D%20-%20V_t%24%20increases%0A%20%20%20%20%22%22%22)%0A%0A%20%20%20%20mo.vstack(%5B%0A%20%20%20%20%20%20%20%20mo.md(r%22%23%23%23%20Interactive%3A%20Cut-off%20Frequency%20%24f_T%24%22)%2C%0A%20%20%20%20%20%20%20%20mo.hstack(%5BL_ft_slider%2C%20Vov_ft_slider%2C%20mu_ft_slider%5D%2C%20justify%3D%22start%22)%2C%0A%20%20%20%20%20%20%20%20mo.as_html(_fig)%2C%0A%20%20%20%20%20%20%20%20_info%2C%0A%20%20%20%20%5D)%0A%20%20%20%20return%0A%0A%0A%40app.cell(hide_code%3DTrue)%0Adef%20_(mo)%3A%0A%20%20%20%20mo.md(r%22%22%22%0A%20%20%20%20%23%23%20Summary%0A%0A%20%20%20%20%7C%20Topic%20%7C%20%20Result%20%7C%0A%20%20%20%20%7C%3A-------%7C%3A-----------%3A%7C%0A%20%20%20%20%7C%20**Switching%20delay**%20%7C%20%24%5Ctau%20%5Capprox%20C%20V_%7BDD%7D%20%2F%20I_%7Bon%7D%24%3B%20higher%20%24I_%7Bon%7D%24%20%E2%86%92%20faster%20%7C%0A%20%20%20%20%7C%20**Dynamic%20power**%20%7C%20%24P_%7Bdyn%7D%20%3D%20k%20C%20V_%7BDD%7D%5E2%20f%24%20%7C%0A%20%20%20%20%7C%20**Static%20power**%20%7C%20%24P_%7Bstat%7D%20%3D%20V_%7BDD%7D%20I_%7Boff%7D%24%20%7C%0A%20%20%20%20%7C%20**Cut-off%20frequency**%20%7C%20%24f_T%20%3D%20%5Cdfrac%7B%5Cmu_%7Bns%7D(V_%7BGS%7D-V_t)%7D%7B2%5Cpi%20L%5E2%7D%24%20%7C%0A%0A%0A%20%20%20%20Shrinking%20%24L%24%20increases%20speed%20(%24f_T%20%5Cpropto%201%2FL%5E2%24)%20and%20density%2C%20but%20worsens%20short-channel%20effects%20(DIBL%2C%20%24V_t%24%20roll-off%2C%20higher%20%24I_%7Boff%7D%24).%20Advanced%20device%20architectures%20(FinFET%2C%20nanosheets)%20are%20designed%20to%20maintain%20gate%20control%20as%20%24L%24%20scales%20below%2020%20nm.%0A%20%20%20%20%22%22%22)%0A%20%20%20%20return%0A%0A%0Aif%20__name__%20%3D%3D%20%22__main__%22%3A%0A%20%20%20%20app.run()%0A